

Praktikum 6: VHDL

Übung 6.1

Implementieren Sie die kombinatorische Schaltung aus Abb. 1 in VHDL.

Hinweis: Um die bereitgestellt Testumgebung `simple_logic_tb.vhd` ohne Modifikation nutzen zu können, benennen Sie

- die Instanz Ihres Entwurfs `simple_logic`,
- die Eingänge x_i : `xi` mit $i \in \{0, 1, 2\}$, sowie
- den Ausgang y : `y`.




Abbildung 1: Kombinatorische Schaltung.

Übung 6.2

Implementieren Sie einen synchronen BCD-Zähler, der auf die positive Flanke des Taktsignals C reagiert, in VHDL. Der Zähler soll auf den Zustand $Q = 0$ initialisiert werden.

Hinweis: Um die bereitgestellt Testumgebung `bcd_counter_tb.vhd` ohne Modifikation nutzen zu können, benennen Sie

- die Instanz Ihres Entwurfs `bcd_counter`,
- den Takt C : `clk`, sowie
- den Zustand Q : `state`.

